Verpakkingstegnologie is een van die belangrikste prosesse in die halfgeleierbedryf. Volgens die vorm van die pakket kan dit verdeel word in sokpakket, oppervlakmonteerpakket, BGA-pakket, skyfiegroottepakket (CSP), enkelskyfiemodulepakket (SCM, die gaping tussen die bedrading op die gedrukte stroombaanbord (PCB) en die geïntegreerde stroombaan (IC) bordpad pasmaats), multi-chip module pakket (MCM, wat heterogene skyfies kan integreer), wafer level pakket (WLP, insluitend fan-out wafer level pakket (FOWLP), mikro oppervlak monteer komponente (microSMD), ens.), Drie-dimensionele pakket (mikro stamp interconnect pakket, TSV interconnect pakket, ens.), stelsel pakket (SIP), chip stelsel (SOC).
Die vorme van 3D-verpakking word hoofsaaklik in drie kategorieë verdeel: begrawe tipe (begrawe die toestel in multi-laag bedrading of begrawe in die substraat), aktiewe substraat tipe (silikon wafel integrasie: integreer eers die komponente en wafel substraat om 'n aktiewe substraat te vorm rangskik dan multi-laag interkonneksielyne, en monteer ander skyfies of komponente op die boonste laag) en gestapelde tipe (silikonwafels gestapel met; silikonskyfies, skyfies gestapel met silikonwafers en skyfies gestapel met skyfies).
3D-interkonneksiemetodes sluit in draadbinding (WB), flip chip (FC), deur silikon via (TSV), filmgeleier, ens.
TSV besef vertikale interkonneksie tussen skyfies. Aangesien die vertikale verbindingslyn die kortste afstand en hoër sterkte het, is dit makliker om miniaturisering, hoë digtheid, hoë werkverrigting en multifunksionele heterogene struktuurverpakking te realiseer. Terselfdertyd kan dit ook skyfies van verskillende materiale met mekaar verbind;
tans is daar twee tipes mikro-elektronika-vervaardigingstegnologieë wat TSV-proses gebruik: driedimensionele kringverpakking (3D IC-integrasie) en driedimensionele silikonverpakking (3D Si-integrasie).
Die verskil tussen die twee vorme is dat:
(1) 3D-kringverpakking vereis dat die skyfieelektrodes in bulte voorberei word, en die bulte is onderling verbind (gebind deur binding, samesmelting, sweiswerk, ens.), terwyl 3D-silikonverpakking 'n direkte onderlinge verbinding tussen skyfies is (binding tussen oksiede en Cu) -Cu-binding).
(2) 3D-stroombaanintegrasietegnologie kan verkry word deur binding tussen wafers (3D-kringverpakking, 3D-silikonverpakking), terwyl skyfie-tot-skyfie-binding en skyfie-tot-wafer-binding slegs deur 3D-stroombaanverpakking verkry kan word.
(3) Daar is gapings tussen die skyfies wat deur die 3D-kringverpakkingsproses geïntegreer is, en diëlektriese materiale moet gevul word om die termiese geleidingsvermoë en termiese uitsettingskoëffisiënt van die stelsel aan te pas om die stabiliteit van die meganiese en elektriese eienskappe van die stelsel te verseker; daar is geen gapings tussen die skyfies wat deur die 3D-silikonverpakkingsproses geïntegreer is nie, en die kragverbruik, volume en gewig van die skyfie is klein, en die elektriese werkverrigting is uitstekend.
Die TSV-proses kan 'n vertikale seinpad deur die substraat bou en die RDL op die bo- en onderkant van die substraat verbind om 'n driedimensionele geleierpad te vorm. Daarom is die TSV-proses een van die belangrike hoekstene vir die bou van 'n driedimensionele passiewe toestelstruktuur.
Volgens die volgorde tussen die voorkant van die lyn (FEOL) en die agterkant van die lyn (BEOL), kan die TSV-proses in drie hoofstroom vervaardigingsprosesse verdeel word, naamlik via eerste (ViaFirst), via middel (Via Middel) en via laaste (Via Laaste) proses, soos in die figuur getoon.
1. Via etsproses
Die via-etsproses is die sleutel tot die vervaardiging van TSV-struktuur. Die keuse van 'n geskikte etsproses kan die meganiese sterkte en elektriese eienskappe van TSV effektief verbeter, en verder verband hou met die algehele betroubaarheid van TSV driedimensionele toestelle.
Tans is daar vier hoofstroom TSV via etsprosesse: Deep Reactive Ion Etching (DRIE), nat-ets, foto-ondersteunde elektrochemiese ets (PAECE) en laserboor.
(1) Diep-reaktiewe ioon-etsing (DRIE)
Diep-reaktiewe ioon-ets, ook bekend as DRIE-proses, is die mees gebruikte TSV-etsproses, wat hoofsaaklik gebruik word om TSV te realiseer via strukture met 'n hoë aspekverhouding. Tradisionele plasma-etsprosesse kan oor die algemeen slegs 'n etsdiepte van verskeie mikrons bereik, met 'n lae etstempo en 'n gebrek aan etsmasker selektiwiteit. Bosch het op hierdie basis ooreenstemmende prosesverbeterings aangebring. Deur SF6 as 'n reaktiewe gas te gebruik en C4F8-gas tydens die etsproses vry te stel as 'n passiveringsbeskerming vir die sywande, is die verbeterde DRIE-proses geskik vir die ets van hoë aspekverhouding vias. Daarom word dit ook die Bosch-proses genoem na sy uitvinder.
Die figuur hieronder is 'n foto van 'n hoë aspekverhouding wat gevorm is deur die DRIE-proses te ets.
Alhoewel die DRIE-proses wyd in die TSV-proses gebruik word as gevolg van sy goeie beheerbaarheid, is die nadeel daarvan dat die sywand platheid swak is en kammosselvormige plooidefekte gevorm sal word. Hierdie defek is meer betekenisvol wanneer 'n hoë aspekverhouding vias geëts word.
(2) Nat ets
Nat ets gebruik 'n kombinasie van masker en chemiese ets om deur gate te ets. Die mees algemeen gebruikte etsoplossing is KOH, wat die posisies op die silikonsubstraat wat nie deur die masker beskerm word nie, kan ets en sodoende die verlangde deurgatstruktuur vorm. Nat-ets is die vroegste deur-gat-etsproses wat ontwikkel is. Aangesien die prosesstappe en vereiste toerusting relatief eenvoudig is, is dit geskik vir massaproduksie van TSV teen lae koste. Die chemiese etsmeganisme daarvan bepaal egter dat die deurgat wat deur hierdie metode gevorm word deur die kristaloriëntasie van die silikonwafel beïnvloed sal word, wat die geëtste deurgat nie-vertikaal maak, maar 'n duidelike verskynsel van wye bo- en smal onderkant toon. Hierdie gebrek beperk die toepassing van nat-ets in TSV-vervaardiging.
(3) Foto-ondersteunde elektrochemiese ets (PAECE)
Die basiese beginsel van foto-ondersteunde elektrochemiese ets (PAECE) is om ultravioletlig te gebruik om die opwekking van elektron-gat-pare te versnel en sodoende die elektrochemiese etsproses te versnel. In vergelyking met die algemeen gebruikte DRIE-proses, is die PAECE-proses meer geskik vir die ets van ultragroot aspekverhouding-deurgatstrukture groter as 100:1, maar die nadeel daarvan is dat die beheerbaarheid van etsdiepte swakker is as DRIE, en die tegnologie daarvan kan moontlik verdere navorsing en prosesverbetering vereis.
(4) Laserboor
Is anders as die bogenoemde drie metodes. Die laser boor metode is 'n suiwer fisiese metode. Dit gebruik hoofsaaklik hoë-energie laserbestraling om die substraatmateriaal in die gespesifiseerde area te smelt en te verdamp om die deurgatkonstruksie van TSV fisies te realiseer.
Die deurgat wat deur laserboor gevorm word, het 'n hoë aspekverhouding en die sywand is basies vertikaal. Aangesien laserboor egter eintlik plaaslike verwarming gebruik om die deurgat te vorm, sal die gatwand van TSV negatief beïnvloed word deur termiese skade en betroubaarheid verminder.
2. Voerlaagneerleggingsproses
Nog 'n sleuteltegnologie vir die vervaardiging van TSV is die voeringlaagafsettingsproses.
Die voeringlaagneerleggingsproses word uitgevoer nadat die deurgat geëts is. Die gedeponeerde voeringlaag is gewoonlik 'n oksied soos SiO2. Die voeringlaag is geleë tussen die interne geleier van die TSV en die substraat, en speel hoofsaaklik die rol om GS-stroomlekkasie te isoleer. Benewens die afsetting van oksied, word versperring en saadlae ook benodig vir geleiervulling in die volgende proses.
Die vervaardigde voeringlaag moet aan die volgende twee basiese vereistes voldoen:
(1) die afbreekspanning van die isolerende laag moet voldoen aan die werklike werkvereistes van TSV;
(2) die afgesette lae is hoogs konsekwent en het goeie adhesie aan mekaar.
Die volgende figuur toon 'n foto van die voeringlaag wat deur plasma-versterkte chemiese dampneerlegging (PECVD) neergelê is.
Die afsettingsproses moet dienooreenkomstig aangepas word vir verskillende TSV-vervaardigingsprosesse. Vir die voorste deurgat-proses kan 'n hoëtemperatuurafsettingsproses gebruik word om die kwaliteit van die oksiedlaag te verbeter.
Tipiese hoë-temperatuur afsetting kan gebaseer word op tetraëtiel ortosilikaat (TEOS) gekombineer met termiese oksidasie proses om 'n hoogs konsekwente hoë kwaliteit SiO2 isolerende laag te vorm. Vir die middeldeurgat- en agterdeurgatproses, aangesien die BEOL-proses tydens afsetting voltooi is, word 'n laetemperatuurmetode vereis om verenigbaarheid met BEOL-materiale te verseker.
Onder hierdie toestand moet die neerslagtemperatuur beperk word tot 450°, insluitend die gebruik van PECVD om SiO2 of SiNx as 'n isolerende laag neer te sit.
Nog 'n algemene metode is om atoomlaagafsetting (ALD) te gebruik om Al2O3 te deponeer om 'n digter isolerende laag te verkry.
3. Metaalvulproses
Die TSV-vulproses word onmiddellik na die voeringafsettingsproses uitgevoer, wat nog 'n sleuteltegnologie is wat die kwaliteit van TSV bepaal.
Die materiale wat gevul kan word, sluit in gedoteerde polisilicon, wolfram, koolstofnanobuise, ens. afhangende van die proses wat gebruik word, maar die mees hoofstroom is steeds gegalvaniseerde koper, omdat die proses volwasse is en die elektriese en termiese geleidingsvermoë relatief hoog is.
Volgens die verspreidingsverskil van sy elektroplateringstempo in die deurgat, kan dit hoofsaaklik verdeel word in subkonformele, konformele, superkonforme en onder-na-bo-elektroplateringsmetodes, soos in die figuur getoon.
Subkonformele elektroplatering is hoofsaaklik in die vroeë stadium van TSV-navorsing gebruik. Soos getoon in Figuur (a), is die Cu-ione wat deur elektrolise verskaf word aan die bokant gekonsentreer, terwyl die onderkant onvoldoende aangevul is, wat veroorsaak dat die elektroplateringstempo aan die bokant van die deurgat hoër is as dié onder die bokant. Daarom sal die bokant van die deurgat vooraf toegemaak word voordat dit heeltemal gevul is, en 'n groot leemte sal binne gevorm word.
Die skematiese diagram en foto van die konforme elektroplateringsmetode word in Figuur (b) getoon. Deur die eenvormige aanvulling van Cu-ione te verseker, is die elektroplateringstempo by elke posisie in die deurgat basies dieselfde, dus sal slegs 'n naat binne gelaat word, en die leemtevolume is baie kleiner as dié van die subkonforme elektroplateringsmetode, dus dit word wyd gebruik.
Ten einde verder 'n leemtevrye vulling effek te bewerkstellig, is die superkonforme elektroplateringsmetode voorgestel om die konformele elektroplateringsmetode te optimaliseer. Soos getoon in figuur (c), deur die toevoer van Cu-ione te beheer, is die vultempo aan die onderkant effens hoër as dié by ander posisies, waardeur die stapgradiënt van die vultempo van onder na bo geoptimaliseer word om die naat wat links is heeltemal uit te skakel deur die konforme elektroplateringsmetode, om heeltemal leegtevrye metaalkopervulling te verkry.
Die bottom-up elektroplateringsmetode kan beskou word as 'n spesiale geval van die superkonforme metode. In hierdie geval word die elektroplatering behalwe die onderkant tot nul onderdruk, en slegs die elektroplatering word geleidelik van onder na bo uitgevoer. Benewens die leemtevrye voordeel van die konforme elektroplateringsmetode, kan hierdie metode ook die algehele elektroplateringstyd effektief verminder, so dit is die afgelope paar jaar wyd bestudeer.
4. RDL proses tegnologie
Die RDL-proses is 'n onontbeerlike basiese tegnologie in die driedimensionele verpakkingsproses. Deur hierdie proses kan metaalverbindings aan beide kante van die substraat vervaardig word om die doel van poortherverdeling of onderlinge verbinding tussen pakkette te bereik. Daarom word die RDL-proses wyd gebruik in fan-in-fan-out of 2.5D/3D verpakkingstelsels.
In die proses om driedimensionele toestelle te bou, word die RDL-proses gewoonlik gebruik om TSV met mekaar te verbind om 'n verskeidenheid driedimensionele toestelstrukture te realiseer.
Daar is tans twee hoofstroom RDL-prosesse. Die eerste is gebaseer op fotosensitiewe polimere en gekombineer met koper elektroplatering en etsprosesse; die ander word geïmplementeer deur Cu Damaskus-proses gekombineer met PECVD en chemiese meganiese poleerproses (CMP) te gebruik.
Die volgende sal die hoofstroomprosespaaie van onderskeidelik hierdie twee RDL'e bekendstel.
Die RDL-proses gebaseer op fotosensitiewe polimeer word in die figuur hierbo getoon.
Eerstens word 'n laag PI- of BCB-gom op die oppervlak van die wafer bedek deur rotasie, en na verhitting en verharding word 'n fotolitografieproses gebruik om gate op die verlangde posisie oop te maak, en dan word ets uitgevoer. Vervolgens, nadat die fotoresist verwyder is, word Ti en Cu op die wafel gesputter deur 'n fisiese dampneerslagproses (PVD) as 'n versperringslaag en 'n saadlaag, onderskeidelik. Vervolgens word die eerste laag RDL op die blootgestelde Ti/Cu-laag vervaardig deur fotolitografie en elektroplatering van Cu-prosesse te kombineer, en dan word die fotoresist verwyder en die oortollige Ti en Cu word weggeëts. Herhaal die bogenoemde stappe om 'n multi-laag RDL struktuur te vorm. Hierdie metode word tans meer algemeen in die bedryf gebruik.
Nog 'n metode vir die vervaardiging van RDL is hoofsaaklik gebaseer op die Cu Damaskus-proses, wat PECVD- en CMP-prosesse kombineer.
Die verskil tussen hierdie metode en die RDL-proses gebaseer op fotosensitiewe polimeer is dat in die eerste stap van die vervaardiging van elke laag, PECVD gebruik word om SiO2 of Si3N4 as 'n isolerende laag neer te sit, en dan word 'n venster op die isolerende laag gevorm deur fotolitografie en reaktiewe ioon-ets, en Ti/Cu-versperring/saadlaag en geleierkoper word onderskeidelik gesputter, en dan word die geleierlaag verdun tot die vereiste dikte deur CMP proses, dit wil sê, 'n laag van RDL of deur-gat laag word gevorm.
Die volgende figuur is 'n skematiese diagram en foto van die deursnee van 'n multi-laag RDL wat op die Cu Damaskus-proses gebou is. Daar kan waargeneem word dat TSV eers aan die deurgatlaag V01 gekoppel word, en dan van onder na bo in die volgorde van RDL1, deurgatlaag V12 en RDL2 gestapel word.
Elke laag RDL- of deurgatlaag word in volgorde volgens bogenoemde metode vervaardig.Aangesien die RDL-proses die gebruik van CMP-proses vereis, is die vervaardigingskoste daarvan hoër as dié van die RDL-proses gebaseer op fotosensitiewe polimeer, dus die toepassing daarvan is relatief laag.
5. IPD proses tegnologie
Vir die vervaardiging van driedimensionele toestelle, bykomend tot direkte on-chip-integrasie op MMIC, bied die IPD-proses nog 'n meer buigsame tegniese pad.
Geïntegreerde passiewe toestelle, ook bekend as IPD-proses, integreer enige kombinasie van passiewe toestelle insluitend on-chip induktore, kapasitors, resistors, balun omsetters, ens. op 'n aparte substraat om 'n passiewe toestel biblioteek te vorm in die vorm van 'n oordragbord wat kan buigsaam geroep word volgens ontwerpvereistes.
Aangesien passiewe toestelle in die IPD-proses vervaardig word en direk op die oordragbord geïntegreer word, is die prosesvloei daarvan eenvoudiger en goedkoper as op-chip-integrasie van IC's, en kan dit vooraf as 'n passiewe toestelbiblioteek massavervaardig word.
Vir die vervaardiging van driedimensionele passiewe toestelle van TSV kan IPD die kostelas van driedimensionele verpakkingsprosesse, insluitend TSV en RDL, effektief verreken.
Benewens kostevoordele, is 'n ander voordeel van IPD die hoë buigsaamheid daarvan. Een van die buigsaamheid van IPD word weerspieël in die diverse integrasiemetodes, soos in die figuur hieronder getoon. Benewens die twee basiese metodes om IPD direk in die pakketsubstraat te integreer deur die flip-chip proses soos getoon in Figuur (a) of die bindingsproses soos getoon in Figuur (b), kan 'n ander laag IPD op een laag geïntegreer word van IPD soos getoon in Figure (c)-(e) om 'n wyer reeks passiewe toestelkombinasies te bereik.
Terselfdertyd, soos getoon in Figuur (f), kan die IPD verder as 'n adapterbord gebruik word om die geïntegreerde skyfie direk daarop te begrawe om direk 'n hoëdigtheidverpakkingstelsel te bou.
Wanneer IPD gebruik word om driedimensionele passiewe toestelle te bou, kan TSV-proses en RDL-proses ook gebruik word. Die prosesvloei is basies dieselfde as die bogenoemde on-chip integrasie verwerkingsmetode, en sal nie herhaal word nie; die verskil is dat aangesien die voorwerp van integrasie van skyfie na adapterbord verander word, dit nie nodig is om die impak van die driedimensionele verpakkingsproses op die aktiewe area en interkonneksielaag in ag te neem nie. Dit lei verder tot nog 'n belangrike buigsaamheid van IPD: 'n verskeidenheid substraatmateriale kan buigsaam gekies word volgens die ontwerpvereistes van passiewe toestelle.
Die substraatmateriale wat vir IPD beskikbaar is, is nie net algemene halfgeleiersubstraatmateriale soos Si en GaN nie, maar ook Al2O3-keramiek, lae-temperatuur/hoë-temperatuur saamgevuurde keramiek, glassubstrate, ens. Hierdie kenmerk vergroot effektief die ontwerp-buigsaamheid van passiewe toestelle geïntegreer deur IPD.
Byvoorbeeld, die driedimensionele passiewe induktorstruktuur wat deur IPD geïntegreer is, kan 'n glassubstraat gebruik om die werkverrigting van die induktor effektief te verbeter. In teenstelling met die konsep van TSV, word die deurgate wat op die glassubstraat gemaak word, ook deurglasvias (TGV) genoem. Die foto van die driedimensionele induktor wat op grond van IPD- en TGV-prosesse vervaardig is, word in die figuur hieronder getoon. Aangesien die weerstand van die glassubstraat baie hoër is as dié van konvensionele halfgeleiermateriale soos Si, het die TGV driedimensionele induktor beter isolasie-eienskappe, en die invoegingsverlies wat veroorsaak word deur die substraat parasitiese effek by hoë frekwensies is baie kleiner as dié van die konvensionele TSV driedimensionele induktor.
Aan die ander kant kan metaal-isolator-metaal (MIM) kapasitors ook vervaardig word op die glas substraat IPD deur 'n dun film afsetting proses, en onderling verbind word met die TGV driedimensionele induktor om 'n driedimensionele passiewe filterstruktuur te vorm. Daarom het die IPD-proses breë toepassingspotensiaal vir die ontwikkeling van nuwe driedimensionele passiewe toestelle.
Postyd: Nov-12-2024